晚上蒸镀完成，不打开蒸镀舱，让基片在舱里“闷一晚上”，等到第二天白天过来再进行测试。
这样做，就是消耗的时间会久一些。
不过，为了提升器件性能，也是值得付出的成本。
对于模拟实验室的影响倒是不大，因为里面蒸镀舱的数量足够多，可以循环利用不同的蒸镀舱进行实验。
另一方面，将pcb引入顶电池的策略，同样获得了突破性的进展。
现在二元idic-i8dfic体系在模拟实验室的结果，器件效率已经达到了1683。
相较于之前三元idic-i8dfic体系的1622，提升了061。
这个提升幅度在这个阶段，相对还是比较大的。
不过，也很正常。
之前国家纳米科学技术心李丹课题组的报道工作，他们二元和三元体系之间的提升也有1左右，反应到叠层器件，能有061的提升并不奇怪。
现在，“真空放置”和“顶电池三元化”两项策略，双双取得了性能上的突破，可谓是双喜临门。
而且，这两项策略许之前在摸索的时候，是相互独立的。
换言之，如果把它们综合在一起，看现在这趋势，可以说是剑指17！
虽然许觉得有些梦幻，在短短一个多月的时间，他就把叠层器件的效率从原先的10出头，做到了现在的接近17。
但其实从半经验分析结果上来看，叠层器件的性能显著高于单结器件才是正常的，叠层器件性能和单结器件差不多，那才是不正常的。
比如，截止2018
465 连续突破，剑指17%！(10/11)